رسالة مقدمة إلى كلية الهندسة في جامعة بابل وهي جزء من متطلبات نيل درجة الماجستيرفي علم هندسة الإلكترونيك والاتصالات من قبل (أنسام عباس عبيد) وباشراف الدكتور (سمير جاسم محمد) . وتناولت الرسالة الاتصالات اللاسلكية ونقل بيانات الانترنيت والهواتف الحديثة والاتصالات في الفضاء العميق وغيرها من التطبيقات التي تحتاج الى كفاءة عالية ووثوقية عالية لنقل البيانات عبر قناة صاخبة . ترميز التوربو هو احد ترميزات تصحيح الاخطاء المتقدمة , حيث انه يوفر اداء ممتاز وقادر على تحقيق اداء قريب من حدود شانون , لذا فانه يستخدم في العديد من التطبيقات مثل معايير الاتصالات الللاسكية ولكن عملية فك التشفير (decoding) تعاني من تأخيركبير, وتعقيد عالي وارتفاع باستهلاك الطاقة. الاهداف الرئيسية لهذا العمل هي تصميم وتنفيذ شفرة التوربو بجزأين : الجزء الاول يشمل المحاكاة ((Simulation ويتضمن عرض اداة شفرة التوربو مع تقنيات مختلفة لفك التشفير وتغير عدة عوامل للنظام وملاحظة الاداء مع كل تغيير , والجزء الثاني يشمل التطبيق العملي (Hardware)ايضا تصميم وتنفيذ شفرة التوربو باستخدام بوابة المصفوفات المنطقية القابلة للبرمجة (FPGA) وباستخدام طرق مختلفة.تم تصميم المحاكاة (Simulation) باستخدام ادوات ماتلاب R2016bبطريقتين (Simulink M-files and ) تم الحصول على اداء شفرة التوربو في معدل الخطأ بت(BER) باستخدام اربعة تقنيات لفك التشفير (SOVA ,Log-MAP,MAX-log-MAP and Viterbi decoder) وبتغييرعدة عوامل مثل: عدد التكرار(iteration) وطول الشفرة (code length) والمعدل (rate) ومولد متعدد الحدود (generator polynomial) ونوع القناة(channel) .
تم تصميم العملي (Hardware)وتنفيذ شفرة توربو المقترح باستخدام اداة FPGA , نوع Spartan3A, XC3S700A , FG484 في ثلاث طرق وهي ( coder and Xilinx System Generator HDL (ISE Design 14.6, لكل طريقة يتم تصميم العمل المقترح , محاكاة وتنفيذ ثم المقارنة بين هذه الطرق . تم تصميم وتنفيذ توربو المقترح بنجاح في المحاكاة (Simulation ) والعملي (Hardware) نتائج المحاكاة تبين ان اداء النظام المقترح يتغير ويعتمد على تقنية فك التشفيروغيرها من عوامل النظام , حيث بزيادة عدد المحاولات يقل معدل BER ويتحسن الاداء وبزيادة طول الشفرة وعدد frame ايضا يتحسن الاداء . اما الربح في Eb/No , فقد تم الحصول على ربح حوالي dB0.7-0.5 عند Log-MAP مقارنة مع SOVA وحوالي 0.25dB-0.1 عند Log-MAP مقارنة مع MAX-log-MAP ولكن BER تدهور في الاداء عند استعمال تقنية (Puncturing) وايضا حدوث تدهورفي الاداء عند استخدام قناة اتصال Rayleigh fading channel مقارنة مع قناة A WGN. كذلك تم استخدام مولدات متعددة (generator polynomials) لاثبات فعالية النظام المقترح.وتظهرنتائج التنفيذ العملي للنظام المقترح بالطرق الثلاثة المذكورة اعلاه , استخدام طريقة (ISE design14.6) معقدة جدا وتحتوي العديد من المشاكل في التنفيذ مقارنة مع الطرق الاخرى . اما بالطريقتين Coder and Xilinx System Generator) HDL) فان التصميم يكون اسهل وبمرونة وامكانية حل مشاكل التنفيذ مقارنة مع الطريقة الاولى (ISE Design 14.6), كما حقق وقت اقل بالتنفيذ.
تم تصميم العملي (Hardware)وتنفيذ شفرة توربو المقترح باستخدام اداة FPGA , نوع Spartan3A, XC3S700A , FG484 في ثلاث طرق وهي ( coder and Xilinx System Generator HDL (ISE Design 14.6, لكل طريقة يتم تصميم العمل المقترح , محاكاة وتنفيذ ثم المقارنة بين هذه الطرق . تم تصميم وتنفيذ توربو المقترح بنجاح في المحاكاة (Simulation ) والعملي (Hardware) نتائج المحاكاة تبين ان اداء النظام المقترح يتغير ويعتمد على تقنية فك التشفيروغيرها من عوامل النظام , حيث بزيادة عدد المحاولات يقل معدل BER ويتحسن الاداء وبزيادة طول الشفرة وعدد frame ايضا يتحسن الاداء . اما الربح في Eb/No , فقد تم الحصول على ربح حوالي dB0.7-0.5 عند Log-MAP مقارنة مع SOVA وحوالي 0.25dB-0.1 عند Log-MAP مقارنة مع MAX-log-MAP ولكن BER تدهور في الاداء عند استعمال تقنية (Puncturing) وايضا حدوث تدهورفي الاداء عند استخدام قناة اتصال Rayleigh fading channel مقارنة مع قناة A WGN. كذلك تم استخدام مولدات متعددة (generator polynomials) لاثبات فعالية النظام المقترح.وتظهرنتائج التنفيذ العملي للنظام المقترح بالطرق الثلاثة المذكورة اعلاه , استخدام طريقة (ISE design14.6) معقدة جدا وتحتوي العديد من المشاكل في التنفيذ مقارنة مع الطرق الاخرى . اما بالطريقتين Coder and Xilinx System Generator) HDL) فان التصميم يكون اسهل وبمرونة وامكانية حل مشاكل التنفيذ مقارنة مع الطريقة الاولى (ISE Design 14.6), كما حقق وقت اقل بالتنفيذ.
